#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-216467 (P2002-216467A)

(43)公開日 平成14年8月2日(2002.8.2)


(51)Int.Cl. <sup>7</sup>		ΓI	<b>デ</b> ー	テーマコード(参考)	
G11C 11/	15	G11C 11/1	15	5 F O 8 3 A	
11/3	14	11/1	14 A		
H01L 27/	105	HO1L 27/1	H 0 1 L 27/10 4 7 1		
27/	10 4 7 1	43/0	08 A	A 447	
43/0	08	27/1	10 447		
		審查請求	未請求 請求項の数25 〇 I	(全 22 頁)	
(21)出願番号	特願2001-7946(P2001-7946)	(71)出願人 0	(71)出願人 000004237		
		E	日本電気株式会社		
(22)出願日	平成13年1月16日(2001.1.16)	<b>y</b>	東京都港区芝五丁目7番1号		
		(72)発明者 村	<b>杉林</b> 直彦		
		東京都港区芝五丁目7番1号 日本電気株			
	•	Ī	式会社内		
		(72)発明者 崎	<b>崎村</b> 昇		
		<b>y</b>	東京都港区芝五丁目7番1年	日本電気株	
		ī	式会社内		
		(74)代理人 1	100065385		
		<b>#</b>	弁理士 山下 穣平		
	*				
				最終頁に続く	

#### (54) 【発明の名称】 トンネル磁気抵抗素子を利用した半導体記憶装置

## (57) 【要約】

【課題】 接地ノイズによるノイズ電流がセンスアンプの入力部に流れず、低コストなMRAMを提供する。

【解決手段】 複数のワード線と複数のピット線と複数のトンネル磁気抵抗素子を備える複数のセルアレイと、読出時に、読出セルが接続されるワード線である読み出しワード線を第1の電位の電圧源に接続する手段と、読出時に、読出セルが接続されるビット線である読み出しピット線を第1の電位とは異なる第2の電位を入力電位として有するセンスアンプの入力に接続する手段と、読出時に、読出セルが属するセルアレイのワード線であって読み出しワード線以外のものをフローティング状態にする手段と、読出セルが属するセルアレイのピット線であって読み出しビット線以外のものをフローティング状態にする手段と、を備える。



#### 【特許請求の範囲】

【請求項1】 複数のワード線と、各々が前記複数のワード線と交差する複数のビット線と、各々が前記複数のワード線と前記複数のビット線の交点の各々において各ワード線と各ビット線との間に接続される複数のトンネル磁気抵抗素子を備える複数のセルアレイと、

読み出し時に、読み出しの対象となるトンネル磁気抵抗素子が接続されるワード線である読み出しワード線を第 1の電位の電圧源に接続する手段と、

読み出し時に、前記読み出しの対象となるトンネル磁気 10 抵抗素子が接続されるビット線である読み出しビット線 を前記第1の電位とは異なる第2の電位を入力電位として有するセンスアンプの入力に接続する手段と、

読み出し時に、前記読み出しの対象となるトンネル磁気 抵抗素子が属するセルアレイのワード線であって前記読 み出しワード線以外のものをフローティング状態にする 手段と、

読み出し時に、前記読み出しの対象となるトンネル磁気 抵抗素子が属するセルアレイのビット線であって前記読 み出しビット線以外のものをフローティング状態にする <sup>20</sup> 手段と、

を備えることを特徴とするトンネル磁気抵抗素子を利用 した半導体記憶装置。

【請求項2】 請求項1に記載のトンネル磁気抵抗素子を利用した半導体記憶装置において、

読み出し時に、前記センスアンプに流入又は前記センスアンプから流出する電流からオフセット電流を差し引く減算回路を更に備えることを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項3】 請求項2に記載のトンネル磁気抵抗素子 30 を利用した半導体記憶装置において、

前記オフセット電流は、前記読み出しの対象となるトンネル磁気抵抗素子が属する第1のセルアレイとは異なる第2のセルアレイで生成されることを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項4】 請求項3に記載のトンネル磁気抵抗素子 を利用した半導体記憶装置において、

前記第2のセルアレイは、前記オフセット電流を生成するために設けられた専用のセルアレイであることを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項5】 請求項4に記載のトンネル磁気抵抗素子 を利用した半導体記憶装置において、

前記第2のセルアレイにおいて、0が書き込まれている トンネル磁気抵抗素子及び1が書き込まれているトンネ ル磁気抵抗素子が市松模様状に並ぶことを特徴とするト ンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項6】 請求項4に記載のトンネル磁気抵抗素子 を利用した半導体記憶装置において、

前記第2のセルアレイにおいて、0が書き込まれている 50

2

トンネル磁気抵抗素子と1が書き込まれているトンネル磁気抵抗素子がストライプ状に並ぶことを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項7】 請求項4に記載のトンネル磁気抵抗素子 を利用した半導体記憶装置において、

前記第2のセルアレイにおいて、0が書き込まれているトンネル磁気抵抗素子の数と1が書き込まれているトンネル磁気抵抗素子の数の差が1以下であることを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項8】 請求項3に記載のトンネル磁気抵抗素子 を利用した半導体記憶装置において、

前記第2のセルアレイは、データが読み書きされるトンネル磁気抵抗素子を含むセルアレイであることを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項9】 請求項8に記載のトンネル磁気抵抗素子を利用した半導体記憶装置において、

前記第2のセルアレイはダミーワード線及びダミービット線を有し、

前記ダミーワード線を前記第1の電位の電圧源に接続し、前記ダミービット線を前記減算回路に接続し、前記第2のセルアレイのワード線であって前記ダミーワード線以外のものをフローティング状態にし、前記第2のセルアレイのビット線であって前記ダミービット線以外のものをフローティング状態にしたときに、該ダミービット線を流れる電流を前記オフセット電流として使用することを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項10】 請求項9に記載のトンネル磁気抵抗素 子を利用した半導体記憶装置において、

0が書き込まれ且つ前記ダミーワード線に接続されているトンネル磁気抵抗素子の数と、1が書き込まれ且つ前記ダミーワード線に接続されているトンネル磁気抵抗素子の数の差が1以下であることを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項11】 請求項9に記載のトンネル磁気抵抗素 子を利用した半導体記憶装置において、

0が書き込まれ且つ前記ダミービット線に接続されているトンネル磁気抵抗素子の数と、1が書き込まれ且つ前記ダミービット線に接続されているトンネル磁気抵抗素子の数の差が1以下であることを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項12】 請求項8に記載のトンネル磁気抵抗素 子を利用した半導体記憶装置において、

前記第2のセルアレイはダミーワード線を有し、

前記ダミーワード線を前記第1の電位の電圧源に接続し、前記第2のセルアレイの任意のビット線を前記減算回路に接続し、前記第2のセルアレイのワード線であって前記ダミーワード線以外のものをフローティング状態にし、前記第2のセルアレイのビット線であって前記減算回路に接続されたビット線以外のものをフローティン

グ状態にしたときに、前記減算回路に接続されたビット 線を流れる電流を前記オフセット電流として使用するこ とを特徴とするトンネル磁気抵抗素子を利用した半導体 記憶装置。

【請求項13】 請求項12に記載のトンネル磁気抵抗素子を利用した半導体記憶装置において、

0 が書き込まれ且つ前記ダミーワード線に接続されているトンネル磁気抵抗素子の数と、1 が書き込まれ且つ前記ダミーワード線に接続されているトンネル磁気抵抗素子の数の差が1以下であることを特徴とするトンネル磁 10 気抵抗素子を利用した半導体記憶装置。

【請求項14】 請求項8に記載のトンネル磁気抵抗素 子を利用した半導体記憶装置において、

前記第2のセルアレイはダミービット線を有し、

前記第2のセルアレイの任意のワード線を前記第1の電位の電圧源に接続し、前記ダミービット線を前記減算回路に接続し、前記第2のセルアレイのワード線であって前記第1の電位の電源に接続されたワード線以外のものをフローティング状態にし、前記第2のセルアレイのビット線であって前記ダミービット線以外のものをフロー20ティング状態にしたときに、前記ダミービット線を流れる電流を前記オフセット電流として使用することを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項15】 請求項14に記載のトンネル磁気抵抗素子を利用した半導体記憶装置において、

0が書き込まれ且つ前記ダミービット線に接続されているトンネル磁気抵抗素子の数と、1が書き込まれ且つ前記ダミービット線に接続されているトンネル磁気抵抗素子の数の差が1以下であることを特徴とするトンネル磁 30 気抵抗素子を利用した半導体記憶装置。

【請求項16】 請求項1に記載のトンネル磁気抵抗阻止を利用した半導体記憶装置において、

前記センスアンプに流入する又は前記センスアンプから 流出する電流を積分する積分回路を備えることを特徴と するトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項17】 請求項1に記載のトンネル磁気抵抗素 子を利用した半導体記憶装置において、

自己レファレンス読み出し方法を行うための手段を備えることを特徴とするトンネル磁気抵抗素子を利用した半 40 導体記憶装置。

【請求項18】 請求項1に記載のトンネル磁気抵抗素 子を利用した半導体記憶装置において、

読み出し前に、各ワード線と各ビット線が前記第1及び第2の電位とは異なる第3の電位になるようにプリチャージされていることを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項19】 請求項18に記載のトンネル磁気抵抗素子を利用した半導体記憶装置において、

前記第1の電位をV1、前記第2の電位をV2、前記セ 50

1

ルアレイ当たりの前記ワード線の数をm、前記セルアレイ当たりの前記ビット線の数をnとしたときに、前記第3の電位は

(n V 1 + m V 2) / (m+n)

であることを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項20】 請求項1に記載のトンネル磁気抵抗素 子を利用した半導体記憶装置において、

書き込み時に、各ワード線及び各ビット線の電位を前記 第1及び第2の電位とは異なる第3の電位にする手段を 更に備えることを特徴とするトンネル磁気抵抗素子を利 用した半導体記憶装置。

【請求項21】 請求項20に記載のトンネル磁気抵抗素子を利用した半導体記憶装置において、

前記第1の電位をV1、前記第2の電位をV2、前記セルアレイ当たりの前記ワード線の数をm、前記セルアレイ当たりの前記ビット線の数をnとしたときに、前記第3の電位は

(n V 1 + m V 2) / (m+n)

であることを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項22】 請求項1に記載のトンネル磁気抵抗素 子を利用した半導体記憶装置において、

1を書き込むときに書き込みの対象となるトンネル磁気抵抗素子に接続されるワード線を流れる電流の向きが、0を書き込むときに書き込みの対象となるトンネル磁気抵抗素子に接続される前記ワード線を流れる電流の向きの反対の向きであり、1を書き込むときに書き込みの対象となるトンネル磁気抵抗素子に接続されるビット線を流れる電流の向きが、0を書き込むときに書き込みの対象となるトンネル磁気抵抗素子に接続される前記ビット線を流れる電流の向きの反対の向きであることを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項23】 請求項1に記載のトンネル磁気抵抗素 子を利用した半導体記憶装置において、

ワード線又はビット線のセレクタ及び終端回路を前記トンネル磁気抵抗素子と重ねて配置したことを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【請求項24】 請求項1に記載のトンネル磁気抵抗素 子を利用した半導体記憶装置において、

センスアンプを複数のセルアレイで共有することを特徴 とするトンネル磁気抵抗素子を利用した半導体記憶装 置

【請求項25】 請求項1に記載のトンネル磁気抵抗素 子を利用した半導体記憶装置において、

前記第1の電位の電圧源と前記センスアンプが相互に隣接して配置されることを特徴とするトンネル磁気抵抗素子を利用した半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はトンネル磁気抵抗素子(以下、「TMR素子」又は「セル」という。)をメモリセルとして使う半導体記憶装置(以下、「MRAM」という。)に関する。

#### [0002]

【従来の技術】図20はTMR素子の原理を示した図である。TMR素子は、フリー磁性層901、トンネル絶縁膜902、ピン磁性体層903が積層されて形成される。フリー磁性体層901の磁化の向きによって、トンネル絶縁膜902を流れる電流の量が変化する。多い方の電流又は少ない方の電流に「1」が割り当てられ、他方の電流に「0」が割り当てられる。ピン磁性体層903の磁化の向きは製造時に固定されている。

【0003】図21、22を参照すると、選択セル91 3に書き込みを行うときには、選択ワード線911に電 流911を、選択ビット線912に電流912を流す。 この時、選択セル913には、矢印931で示す磁場が かけられ、選択ワード線921に接続されている選択セ ル913以外のセル914には、矢印932で示す磁場 がかけられ、選択ビット線922に接続されている選択 20 セル913以外のセル915には、矢印933で示す磁 場がかけられる。一方、セルの磁性体としては、図22 に示すような斜め方向に磁場をかけたときに磁化の向き が反転しやすいアステロイド特性を示す磁性体(例え ば、NiFe)が使用される。菱形934は磁性体の磁 化の向きが反転するために要する磁場の強さを示す。従 って、選択セル913のみが所望の向きに磁化される。 【0004】図23は、米国特許第5640343号に 公表されているMRAM (従来例1) の概念図である。 【0005】図23を参照すると、ダイオード941と 30 TMR素子942が直列に接続されている。TMR素子

【0006】図23に示す様に、選択セル943のみにトンネル電流が流れる。この電流値とリファレンス電流を比較することにより、セルの磁化の方向、すなわちセルデータの値を判定する。

942は、書き込まれているデータの値が「1」である

ときの抵抗値と書き込まれているデータの値が「0」で

あるときの抵抗値が異なる可変抵抗なので、抵抗記号で

【0007】図24は、Applied Physics Letters Vol. 40 77 Num 13 2000 9. 25で公表されているMRAM(従来例2)の概念図である。従来例2のMRAMはダイオードを有さず、選択ワード線及び選択ビット線以外は接地されており、選択ワード線及び選択ビット線のみに電流を流すものである。

### [0008]

示されている。

【発明が解決しようとする課題】従来例1のMRAMでは、磁性体と直列にダイオードをつくり込まなければならないので、製造の工程数が多く、コストが高いという問題があった。

6

【0009】また、従来例1では、各ビット線及び各ワード線に2種類の電位を与える必要があり、従来例2では、各ワード線に2種類の電位を与える必要があり、このために、電位を切り替えるための選択スイッチが複雑になるという問題があった。

【0010】更に、従来例2では、非選択線がチップ内の接地線に固定されているので、このチップ内接地線のノイズが信号にのる問題があった。つまり、センスアンプの接地線と非選択線と接続している接地線との間に交流的なノイズ電圧があると、センスアンプに交流的なノイズ電流が流れてしまう。

【0011】本発明は、ダイオードをつくりこむために 工程が複雑になったり、メモリセルの面積が大きくなる ことを回避できるために、チップサイズが小さくなり製 造コストが下がったMRAMを提供することを目的とす る。

【0012】また、本発明は、チップ内のセレクタやセンスアンプの面積が大きくなることを回避できるために、チップサイズを小さくなり製造コストが下がったMRAMを提供することを目的とする。

【0013】更に、本発明は、接地ノイズによるノイズ電流がセンスアンプの入力部に流れないために、読み出しエラーが発生することを回避できるMRAMを提供することを目的とする。

#### [0014]

【課題を解決するための手段】本発明によるトンネル磁 気抵抗素子を利用した半導体記憶装置は、複数のワード 線と、各々が前記複数のワード線と交差する複数のビッ ト線と、各々が前記複数のワード線と前記複数のビット 線の交点の各々において各ワード線と各ビット線との間 に接続される複数のトンネル磁気抵抗素子を備える複数 のセルアレイと、読み出し時に、読み出しの対象となる トンネル磁気抵抗素子が接続されるワード線である読み 出しワード線を第1の電位の電圧源に接続する手段と、 読み出し時に、前記読み出しの対象となるトンネル磁気 抵抗素子が接続されるビット線である読み出しビット線 を前記第1の電位とは異なる第2の電位を入力電位とし て有するセンスアンプの入力に接続する手段と、読み出 し時に、前記読み出しの対象となるトンネル磁気抵抗素 子が属するセルアレイのワード線であって前記読み出し ワード線以外のものをフローティング状態にする手段 と、読み出し時に、前記読み出しの対象となるトンネル 磁気抵抗素子が属するセルアレイのビット線であって前 記読み出しビット線以外のものをフローティング状態に する手段と、を備えることを特徴とする。

【0015】上記のトンネル磁気抵抗素子を利用した半導体記憶装置は、読み出し時に、前記センスアンプに流入又は前記センスアンプから流出する電流からオフセット電流を差し引く減算回路を更に備えていてもよい。

【0016】上記のトンネル磁気抵抗素子を利用した半

導体記憶装置において、前記オフセット電流は、前記読み出しの対象となるトンネル磁気抵抗素子が属する第1のセルアレイとは異なる第2のセルアレイで生成されてもよい。

【0017】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、前記第2のセルアレイは、前記オフセット電流を生成するために設けられた専用のセルアレイであってもよい。

【0018】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、前記第2のセルアレイにおいて、0が書き込まれているトンネル磁気抵抗素子及び1が書き込まれているトンネル磁気抵抗素子が市松模様状に並んでもよい。

【0019】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、前記第2のセルアレイにおいて、0が書き込まれているトンネル磁気抵抗素子と1が書き込まれているトンネル磁気抵抗素子がストライプ状に並んでもよい。

【0020】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、前記第2のセルアレイにおいて、0が書き込まれているトンネル磁気抵抗素子の数と1が書き込まれているトンネル磁気抵抗素子の数の差が1以下であってもよい。

【0021】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、前記第2のセルアレイは、データが読み書きされるトンネル磁気抵抗素子を含んでもよい。

【0022】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、前記第2のセルアレイはダミーワード線及びダミービット線を有し、前記ダミーワード 30線を前記第1の電位の電圧源に接続し、前記ダミービット線を前記減算回路に接続し、前記第2のセルアレイのワード線であって前記ダミーワード線以外のものをフローティング状態にし、前記第2のセルアレイのビット線であって前記ダミービット線以外のものをフローティング状態にしたときに、該ダミービット線を流れる電流を前記オフセット電流として使用してもよい。

【0023】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、0が書き込まれ且つ前記ダミーワード線に接続されているトンネル磁気抵抗素子の数と、1が書き込まれ且つ前記ダミーワード線に接続されているトンネル磁気抵抗素子の数の差が1以下であってもよい。

【0024】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、0が書き込まれ且つ前記ダミービット線に接続されているトンネル磁気抵抗素子の数と、1が書き込まれ且つ前記ダミービット線に接続されているトンネル磁気抵抗素子の数の差が1以下であってもよい。

【0025】上記のトンネル磁気抵抗素子を利用した半 50

8

導体記憶装置において、前記第2のセルアレイはダミーワード線を有し、前記ダミーワード線を前記第1の電位の電圧源に接続し、前記第2のセルアレイの任意のビット線を前記減算回路に接続し、前記第2のセルアレイのワード線であって前記ダミーワード線以外のものをフローティング状態にし、前記第2のセルアレイのビット線であって前記減算回路に接続されたビット線以外のものをフローティング状態にしたときに、前記減算回路に接続されたビット線を流れる電流を前記オフセット電流として使用してもよい。

【0026】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、0が書き込まれ且つ前記ダミーワード線に接続されているトンネル磁気抵抗素子の数と、1が書き込まれ且つ前記ダミーワード線に接続されているトンネル磁気抵抗素子の数の差が1以下であってもよい。

【0027】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、前記第2のセルアレイはダミービット線を有し、前記第2のセルアレイの任意のワード線を前記第1の電位の電圧源に接続し、前記ダミービット線を前記減算回路に接続し、前記第2のセルアレイのワード線であって前記第1の電位の電源に接続されたワード線以外のものをフローティング状態にし、前記第2のセルアレイのビット線であって前記ダミービット線以外のものをフローティング状態にしたときに、前記ダミービット線を流れる電流を前記オフセット電流として使用してもよい。

【0028】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、0が書き込まれ且つ前記ダミービット線に接続されているトンネル磁気抵抗素子の数と、1が書き込まれ且つ前記ダミービット線に接続されているトンネル磁気抵抗素子の数の差が1以下であってもよい。

【0029】上記のトンネル磁気抵抗阻止を利用した半 導体記憶装置は、前記センスアンプに流入する又は前記 センスアンプから流出する電流を積分する積分回路を備 えていてもよい。

【0030】上記のトンネル磁気抵抗素子を利用した半 導体記憶装置は、自己レファレンス読み出し方法を行う ための手段を備えていてもよい。

【0031】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、読み出し前に、各ワード線と各ビット線が前記第1及び第2の電位とは異なる第3の電位になるようにプリチャージされていてもよい。

【0032】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、前記第1の電位をV1、前記第2の電位をV2、前記セルアレイ当たりの前記ワード線の数をm、前記セルアレイ当たりの前記ピット線の数をnとしたときに、前記第3の電位は (nV1+mV2)/(m+n) であってもよい。

【0033】上記のトンネル磁気抵抗素子を利用した半導体記憶装置は、書き込み時に、各ワード線及び各ビット線の電位を前記第1及び第2の電位とは異なる第3の電位にする手段を更に備えていてもよい。

【0034】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、前記第1の電位をV1、前記第2の電位をV2、前記セルアレイ当たりの前記ワード線の数をm、前記セルアレイ当たりの前記ビット線の数をnとしたときに、前記第3の電位は(nV1+mV2)/(m+n)であってもよい。

【0035】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、1を書き込むときに書き込みの対象となるトンネル磁気抵抗素子に接続されるワード線を流れる電流の向きが、0を書き込むときに書き込みの対象となるトンネル磁気抵抗素子に接続される前記ワード線を流れる電流の向きの反対の向きであり、1を書き込むときに書き込みの対象となるトンネル磁気抵抗素子に接続されるビット線を流れる電流の向きが、0を書き込むときに書き込みの対象となるトンネル磁気抵抗素子に接続される前記ビット線を流れる電流の向きの反対の20向きであってもよい。

【0036】上記のトンネル磁気抵抗素子を利用した半導体記憶装置において、ワード線又はピット線のセレクタ及び終端回路を前記トンネル磁気抵抗素子と重ねて配置してもよい。

【0037】上記のトンネル磁気抵抗素子を利用した半 導体記憶装置において、センスアンプを複数のセルアレ イで共有してもよい。

【0038】上記のトンネル磁気抵抗素子を利用した半 導体記憶装置において、前記第1の電位の電圧源と前記 30 センスアンプが相互に隣接して配置してもよい。

#### [0039]

【発明の実施の形態】本発明の上記および他の目的、特 徴および利点を明確にすべく、添付した図面を参照しな がら、本発明の実施の形態を以下に詳述する。

【0040】本発明の実施形態によるMRAMの概念図を図1に示す。図1は、1つのセルアレイ及びセンスアンプを示したものである。本実施形態においては、選択セル101に接続された選択ワード線102を読み出し電源104に、選択セル101に接続された選択ビット線103をセンスアンプ105の入力に接続する。選択ビット線の電位はセンスアンプ105の入力回路によって規定される。図1の例では、読み出し電源104の電位は1.4Vであり、センスアンプの入力電位は1.1Vであり両者は異なる。選択ワード線102以外のワード線である非選択ワード線106及び選択ビット線以外のビット線である非選択ワード線107は、これらに接続されるスイッチをハイインピーダンス状態にすることにより、フローティング状態とする。

【0041】これにより、非選択ワード線106及び非 50

10

選択ビット線107はセルアレイ108の外部とは直接には繋がらず、非選択ワード線106及び非選択ビット線107にも電圧を与える従来例とは異なり、非選択ワード線106及び非選択ビット線107を介して外部からノイズが入ってくることがなくなる。

【0042】ただし、TMR素子は、高抵抗ではあるが、電流を流す。したがって、選択セル101を流れる電流 110に加えて非選択セル109を流れる電流(例えば 111で示す電流)もセンスアンプ 105に流入する。しかし、これらの非選択セル109を流れる電流のおよその値が予め分かっているので、センスアンプに流入する電流 112からこれらの非選択セル109を流れる電流に相当するオフセット電流 113を減算回路 114により差し引く。電流 112の値は例えば 1140 をあり、オフセット電流は例えば 1140 の 114

【0043】減算後の電流115は微小(例えば1 $\mu$  A)であるので、電流115を直接読まずに、電流115を積分回路116で積分し、積分により得られる蓄積電荷を示す信号117を検出する。積分回路116としては容量素子を用いるが、積分回路の入力においては電流112からオフセット電流113が予め引かれているので、この容量素子を小さくできる。また、センスアンプのA/D変換器118、比較器119、電流値レジスタ120、基準値レジスタ121で無効な上位ビットを設ける必要が無くなり、A/D変換器118、比較器119、電流値レジスタ121のダイナミックレンジのうちの殆どの部分を信号成分のダイナミックレンジに割り当てることができるので、検出のS/N比も上げることができる。

【0044】センスアンプ105で測定した電流値がメモリセル特性のバラツキに影響されることを考慮して、本実施形態では、減算、積分、A/D変換後の値を一旦読みし出値レジスタ120に保存する。その後、選択セルに「0」を書込んだ後に、1回目と同様に減算、積分、A/D変換後の値を読み出し、比較器119において、1回目に読み出した値と2回目に読み出した値を比較する。メモリセルに書き込まれていた値は、これらの読み出した値の差が誤差範囲を超えていれば、「1」であり、この差が誤差範囲やあれば、「0」である。誤差範囲の大きさは、基準値レジスタ121に保存されている。このような方式は自己リファレンス読み出し方式と呼ばれる。これにより、メモリセルの特性のばらつきにより、メモリセルに書き込まれている値が「1」又は「0」であるかの判定が影響されることがなくなる。

【0045】自己リファレンス読み出し方式のアルゴリズムを図2を参照して説明する。

【0046】まず、データを読み出す(ステップS141)。次に、「0」を書き込み(ステップS142)、「0」を読み出す(ステップS143)。次に、データと「0」の差がしきい値以下であるか否かを検査し(ス

テップS 144)、そうであれば、データは「0」であると判定し(ステップS 145)、そうでなければ、データは「1」であると判定する(ステップS 146)。 【0047】本実施形態によるMRAMを図3のレイアウト図を参照して説明する。

【0048】セルアレイは、マトリックス状に並ぶ複数のセルアレイ151に分割される。各セルアレイ151に対して、Xセレクタ152、X終端153、Yセレクタ154、Y終端155が付加される。また、セルアレイ全体に対して、GWL (Global Word Line)セレクタ1 1056、書き込み電流源回路157、読み出し電圧源回路158、GBL (Global Bit Line)セレクタ159、書き込み電流源回路160、センスアンプ105が付加される。

【0049】書き込み時には、書き込みの対象となるセル(以下、「書き込みセル」という。)162に接続されているワード線WL(以下「書き込みワード線」という。)がXセレクタ152により選択され、書き込みセル162が属するセルアレイ151B(以下、「書き込みセルアレイ」という。)に接続されているグローバル20ワード線GWLがGWLセレクタ156により選択され、GWLセレクタ156が双方向書き込み電流源回路157と接続される。また、書き込みワード線WLがX終端回路153と接続される。従って、書き込みワード線WLには、双方向書き込み電流源回路157とX終端回路153の間を流れる電流が流れる。

【0050】また、書き込み時には、書き込みセルに接続されているピット線BL(以下、「書き込みピット線」という。)がYセレクタ154により選択され、書き込みセルアレイ151Bに接続されているグローバル 30ビット線GBLがGBLセレクタ159により選択され、GBLセレクタ159が双方向書き込み電流源回路160と接続される。また、書き込みピット線BLがY終端回路155と接続される。従って、書き込みピット線BLには、双方向書き込み電流電源回路160とY終端回路155との間を流れる電流が流れる。

【0051】従って、書き込みワード線WLを流れる電流が発生する磁界と書き込みピット線BLを流れる電流が発生する磁界とを合成した磁界により、書き込みセル162にデータが書き込まれる。

【0052】書き込みの更に詳細な内容については後述する。

【0053】読み出し時には、読み出しの対象となるセル(以下、「読み出しセル」という。)162に接続されるワード線WL(以下、「読み出しワード線」という。)がXセレクタ152により選択され、読み出しセル162が属するセルアレイ151B(以下、「読み出しセルアレイ」という。)に接続されているグローバルワード線GWLがGWLセレクタ156により選択され、GWLセレクタ156が読み出し電圧源回路15850

12

と接続される。また、読み出しワード線WLはX終端回 路153から切り離される。

【0054】また、読み出し時には、読み出しセルに接続されるビット線BL(以下、「読み出しビット線」という。)がYセレクタ154により選択され、読み出しセルアレイ151Bに接続されているグローバルビット線GBLがGBLセレクタ159により選択され、GBLセレクタ159がセンスアンプ105と接続される。また、読み出しビット線BLはY終端回路155から切り離される。

【0055】更に、読み出しセルアレイに属するワード線であって、読み出しワード線以外のワード線をフローティング状態として、読み出しセルアレイに属するビット線であって、読み出しビット線以外のビット線をフローティング状態にする。

【0056】従って、読み出し電圧源回路158とセンスアンプ105の間をGWLセレクタ156、グローバルワード線GWL、Xセレクタ152、読み出しワード線WL、読み出しセル162、読み出しビット線BL、Yセレクタ154、グローバルビット線GBL、GBLセレクタ159を介して流れる電流を検出することによりデータが読み出される。

【0057】なお、図3において、ワード線WL、ビット線BLが途中で切れているのは、読み出し時に、読み出しワード線WLがX終端回路153から切り離され、読み出しビット線BLがY終端回路155から切り離されている様子を示すためである。書き込み時にXセレクタ152とX終端回路153の間を書き込みワード線WLを介して電流が流れ、Yセレクタ154とY終端回路155の間を書き込みビット線BLを介して電流を流れることを示すためには、書き込みワード線WL、書き込みビット線BLがセルアレイ151Bを貫くように示すべきであるが、図面の都合上省略した。

【0058】上記から明らかなように、ビット線および ワード線は階層化されている。また、読み出し電圧源回 路158とセンスアンプを1つにすることができるの で、MRAMの面積を縮小することが可能である。

【0059】また、従来例と異なり、読み出し時の検出電流に非選択ワード線又は非選択ビット線を介してノイズが乗ることがないので、読み出し電圧源回路158をセンスアンプ105の近くに配置し、読み出し電圧源回路158の接地ラインとセンスアンプ105の接地ラインの間及び読み出し電圧源回路158の電源ラインとセンスアンプ105の電源ラインの間にバイパスコンデンサをつければ、読み出し電圧源回路158とセンスアンプ105の間で電源ラインに乗るノイズとグランドラインに乗るノイズを共通化できるので、電源ノイズによる検出電流のS/Nの悪化を避けることができる。

【0060】読み出し時に、読み出しワード線を電圧源 回路に接続し、読み出しビット線をセンスアンプに接続 し、読み出しセルアレイのワード線であって読み出しワード線以外のものをフローティング状態にして、読み出しセルアレイのビット線であって読み出しビット線以外のものをフローティング状態にするという読み出しセルアレイに関する接続条件を満たす必要がある。

【0061】同様に、読み出し時にオフセット電流を発生するために選択されたセルアレイ(以下「参照セルアレイ」という。オフセット電流を発生するために読み出しセルアレイ以外のセルアレイを使用することについては後述する。)に属する1のワード線(以下「参照ワー 10ド線」という。)を電圧源回路に接続し、参照セルアレイに属する1のビット線(以下「参照ビット線」という。)をセンスアンプに接続し、参照セルアレイに属するワード線であって参照ワード線以外のものをフローティング状態にして、参照セルアレイに属するビット線であって参照ビット線以外のものをフローティング状態にして、参照セルアレイに属するビット線であって参照ビット線以外のものをフローティング状態にするという参照セルアレイに関する接続条件を満たす必要がある。

【0062】上記の2つの接続条件を満たす限りにおいて、できる限り多くのワード線及びピット線を第3の電 20位になるようにプリチャージすることが、後述するようにセンスアンプに流入する電流112とオフセット電流113を早期に収束値に安定化させるために望ましい。第3の電位については後述する。

【0063】この安定化のために、X終端回路153と Y終端回路155は電圧源回路として機能する。書き込 み時には、全てのセルアレイの全てのワード線(書き込 みワード線を含む。)がX終端回路153と接続され、 全てのセルアレイの全てのワード線の電位がX終端回路 153により第3の電位に設定される。また、書き込み 時には、全てのセルアレイの全てのビット線(書き込み ビット線を含む。)がY終端回路155と接続され、全 てのセルアレイの全てのビット線の電位がY終端回路1 55により第3の電位に設定される。

【0064】また、上記の安定化のために、読み出し時には、読み出しセルアレイ及び参照セルアレイを除いた全てのセルアレイの全てのワード線がX終端回路153と接続され、読み出しセルアレイ及び参照セルアレイを除いた全てのセルアレイの全てのワード線の電位がX終端回路153により第3の電位に設定される。また、読40み出し時には、読み出しセルアレイ及び参照セルアレイを除いた全てのセルアレイの全てのビット線がY終端回路155と接続され、読み出しセルアレイと参照セルアレイ以外の全てのセルアレイの全てのビット線の電位がY終端回路155により第3の電位に設定される。

【0065】図4に、ビット線及びその周辺部の回路図を示す。

【0066】図4を参照すると、ARRSELXmはX 方向セルアレイ選択信号線であり、TERMACTXm はX方向終端活性化信号線であり、Vterm-Yは終 50 14

端電圧線であり、YSWjはビット選択信号線であり、 GBLnはグローバルビット線であり、WLiはワード 線であり、BLjはビット線である。

【0067】 X方向セルアレイ選択信号線ARRSEL Xmは、選択セルアレイ(書き込みセルアレイ、読み出 しセルアレイ又は参照セルアレイの総称)を選択するた めの信号線であり、グローバルビット線GBLnをセル アレイ内共通ビット線171と接続するスイッチ172 を制御する。終端電圧線Vterm-Yは、Y終端回路 155に接続され、第3の電位を保持する。X方向終端 活性化信号線TERMACTXmは、ビット線BLjの 電位を第3の電位にするか否かを制御するための信号線 であり、第3の電位を保持する終端電圧線Vterm-Yとビット線BLjを接続するスイッチ173を制御す る。ビット選択信号線YSWjは、選択セルアレイ内に おいてビットを選択するための信号線であり、セルアレ イ内共通ビット線171をビット線BLjと接続するス イッチ174を制御する。グローバルビット線GBLn は、選択セルアレイ内の選択されたビット線を双方向書 き込み電流源回路160又はセンスアンプ105と接続 するための線である。

【0068】図5に、ワード線及びその周辺部の回路図を示す。

【0069】図5を参照すると、ARRSELYnはY方向セルアレイ選択信号線であり、TERMACTYnはY方向終端活性化信号線であり、Vterm-Xは終端電圧線であり、XSWiはワード選択信号線であり、GWLmはグローバルワード線であり、WLiはワード線であり、BLjはピット線である。

【0070】 Y方向セルアレイ選択信号線ARRSEL ···Ynはご選択セルアレイを選択するための信号線であ り、グローバルワード線GBLmをセルアレイ内共通ワ ード線181と接続するスイッチ182を制御する。終 端電圧線Vterm-Xは、X終端回路153に接続さ れ、第3の電位を保持する。Y方向終端活性化信号線T ERMACTYnは、ワード線WLiの電位を第3の電 位にするか否かを制御するための信号線であり、第3の 電位を保持する終端電圧線Vterm-Xとワード線W Liを接続するスイッチ183を制御する。ワード選択 信号線XSWiは、選択セルアレイ内においてワードを 選択するための信号線であり、セルアレイ内共通ビット 線181をワード線WLiと接続するスイッチ184を 制御する。グローバルワード線GWLmは、選択セルア レイ内の選択されたワード線を双方向書き込み電流源回 路157又は読み出し電圧源回路158と接続するため の線である。

【0071】読み出し時の動作を図6に示すタイミング図を参照して説明する。なお、図4、5に示すどのスイッチもn型F E T であり、ゲート電圧がH I G H であるときに導通状態となる。

【0072】読み出し時には、読み出しセルアレイに係 るX方向終端活性化信号線TERMACTXmはLO W、読み出しセルアレイに係るY方向終端活性化信号線 TERMACTYnはLOW、読み出しワード線に係る ワード選択信号線 XSWiはHIGH、読み出しビット 線に係るビット選択信号線YSWjはHIGH、読み出 しセルアレイに係るX方向セルアレイ選択信号線ARR SELXmはHIGH、読み出しセルアレイに係るY方 向セルアレイ選択信号線ARRSELYnはHIGHと なるので、読み出しワード線及び読み出しビット線は第 10 3の電位の電源から切り離され、読み出しワード線は読 み出し電圧源回路158と接続され、読み出しビット線 はセンスアンプ105と接続される。この時、図6に示 すように、読み出しセルアレイに接続されているグロー バルワード線GWLの電位は、例えば、1.25V(第 3の電位)から1.45 Vに変化し、読み出しワード線 WLの電位は、例えば、1. 25V (第3の電位) から 1. 40 Vに変化し、読み出しビット線BLの電位は、 例えば、1.25V (第3の電位) から1.10Vに変 化し、読み出しセルアレイに接続されているグローバル 20 ビット線GBLの電位は、例えば、1.25V(第3の 電位) から1. 05 Vに変化する。なお、1. 45 Vと 1. 4 V の差は、配線抵抗による電圧降下によるもので ある。同様に、1. 10 Vと1. 05 Vの差も、配線抵 抗によるものである。

【0073】また、読み出し時には、非選択セルアレイに係るX方向終端活性化信号線TERMACTXmはHIGH、非選択セルアレイに係るY方向終端活性化信号線TERMACTYnはHIGH、非読み出しワード線に係るワード選択信号線XSWiはLOW、非読み出し 30 ピット線に係るピット選択信号線YSWjはLOW、非選択セルアレイに係るX方向セルアレイ選択信号線ARRSELXmはLOW、非選択セルアレイに係るY方向セルアレイ選択信号線ARRSELYnはLOWとなるので、全ての非選択セルアレイの全てのワード線及びビット線は第3の電位の電源と接続され、電圧源回路158及びセンスアンプ105からは切り離される。

【0074】なお、読み出し時には、参照セルアレイに係るX方向終端活性化信号線TERMACTXmはLOW、参照セルアレイに係るY方向終端活性化信号線TE 40RMACTYnはLOW、参照ワード線に係るワード選択信号線XSWiはHIGH、参照ビット線に係るビット選択信号線YSWjはHIGH、参照セルアレイに係るX方向セルアレイ選択信号線ARRSELXmはHIGH、参照セルアレイと係るY方向セルアレイ選択信号線ARRSELXmはHIGHとなるので、参照ワード線及び参照ビット線は第3の電位の電源から切り離され、参照ワード線は読み出し電圧源回路158と接続され、参照ワード線はセンスアンプ105の減算回路114の引き算側入力と接続される。この時、参照セルアレ50

16

イに接続されているグローバルワード線GWLの電位は、例えば、1.25V (第3の電位)から1.45V に変化し、参照ワード線WLの電位は、例えば、1.25V (第3の電位)から1.40Vに変化し、参照ビット線BLの電位は、例えば、1.25V (第3の電位)から1.10Vに変化し、参照セルアレイに接続されているグローバルビット線GBLの電位は、例えば、1.25V (第3の電位)から1.05V(第3の電位)から1.05V(2000)

【0075】読み出し時にセンスアンプの入力を流れる電流は読み出しセルを流れる電流のみならず読み出されないセルを流れる電流も含んでいるため、S/N比を確保するためにも、総電流を増やさないためにも、セルアレイを大きくすることができない。したがって、セルアレイを複数のセルアレイに分割して、ワード線、ビット線を階層化することは、S/N比改善及び消費電流削減の効果がある。

【0076】階層化による面積オーバーヘッドは、セレクタ回路及び終端回路に生じるので、セレクタ回路及び終端回路を単純なものにする必要がある。本方式の場合は、ワード線及びビット線に2種類の電圧を与えるわけではないので、セレクタ回路も終端回路も1線当たり1個のトランジスタで構成される。従って、本実施形態では、階層化による面積オーバーヘッドの増加を最小限に抑えることができる。

【0077】参考として従来例2のセレクタ回路を図7に示す。図7のセレクタ回路では、選択ワード線及び選択ビット総のみならず非選択ワード線及び非選択ビット線にも一定の電圧を与えなければならないため、セレクタが2つのトランジスタで構成されている。

【0078】また、Xデコーダから出力される信号XSWは同一行のセルアレイで共有される。非選択アレイにおいて、XSWが選択状態「ハイレベル」となり、Xセレクタの一つのスイッチが「ON」状態になったとしても、セルアレイ内の節点は全て終端回路によってプリチャージ電位に駆動されたままなので、ワード線やビット線のレベルが変動したり、Xセレクタに電流が流れることはない。

【0079】選択ワード線と選択ビット線に端子が接続された2端子回路とみなしたときのセルアレイの等価回路を図8(a)に示す。この等価回路においては、セルアレイ内に流れる電流に着目してメモリセルを抵抗とみなし、ワード線及びビット線の配線抵抗を無視している。

【0080】非選択セルは、選択ワード線につながっている非選択セルのグループ(NS1)、選択ビット線につながっているセルのグループ(NS2)及び選択ワード線にも選択ビット線にもつながっていないセルのグループ(NS3)に分類することができる。

【0081】セルに1が書き込まれているときのセルの抵抗値をE、セルに0が書き込まれているときのセルの

抵抗値を $R + \alpha$ 、セルアレイ当たりのワード線の数を m、セルアレイ当たりのビット線の数をnとすると、選 択セルの抵抗値Rs、グループNS1の抵抗値R1、グル\*

 $RS = R又はR + \alpha$ 

$$R_3$$
=  $R$   $X$   $G$   $R$   $+$   $\alpha$   $R_1$ =  $R$   $/$   $(n-1)$  (最小値)  $(R+\alpha/2)$   $/$   $(n-1)$  (最大値)  $(R+\alpha)$   $/$   $(m-1)$  (最小値)  $(R+\alpha/2)$   $/$   $(m-1)$  (最大値)  $(R+\alpha)$   $/$   $(m-1)$  (最大値)  $(R+\alpha)$   $/$   $(m\times n-m-n+1)$  (最小値)  $(R+\alpha/2)$   $/$   $(m\times n-m-n+1)$  (最大値)  $(R+\alpha)$   $/$   $(m\times n-m-n+1)$  (最大値)

上記のように非選択セルを分類すると非選択ビット線の 電位は、この等価回路のNodelの電位からNode 2の電位の間に分布している。ただし、グループNS3 の抵抗値R3はグループNS1、NS2の抵抗値R1、R 2と比べて低いので、Node1とNode2との間の 電位差は小さい。

【0083】セルアレイ当たりのワード線の数をm、セ 20 ルアレイ当たりのビット線の数をnが充分大きいと、図 8(a)に示す等価回路は、図8(b)のように近似で※

$$R_4 = R / n$$

$$(R + \alpha / 2) / n$$

$$(R + \alpha) / n$$

$$R_5 = R / m$$

$$(R + \alpha / 2) / m$$

$$(R + \alpha) / m$$

 $RS = R 又はR + \alpha$ 

このとき、共通ノードNode3の電位V3は、 V3 = (nV1 + mV2) / (m+n)

と表わすことができる。従って、全ての非選択ワード線 及び全ての非選択ビット線の電位は、この等価回路のN ode3の電位V3となる。この電位は、n=mの場合 には、V1とV2の平均電位である。

【0085】読み出し時に、読み出しセルアレイの読み 出しワード線に電位V1が与えられ、読み出しセルアレ イの読み出しビット線に電位V2が与えられたときに、 読み出しセルアレイの全ての非選択ワード線及び全ての 非選択ビット線の電位は、充分な時間の経過後にはこの 40 等価回路のNode3の電位V3となるが、抵抗R4に 並列に接続される寄生容量及び抵抗R5に並列される寄 生容量があるため、瞬時にはこの等価回路のNode3 の電位V3にはならない。同様に、読み出し時に、参照 セルアレイの参照ワード線に電位V1が与えられ、参照 セルアレイの参照ビット線に電位V2が与えられたとき に、参照セルアレイの全ての非選択ワード線及び全ての 非選択ビット線の電位は、充分な時間の経過後にはこの 等価回路のNode3の電位V3となるが、抵抗R4に 並列に接続される寄生容量及び抵抗R5に並列される寄 50 18

\*ープNS2の抵抗値R2、グループNS3の抵抗値R 3は、以下のようになる。

[0082]

※き、NodelとNode2の間の電位差は無視でき、 Node1とNode2とは共通ノードNode3とな る。このとき、セルに1が書き込まれているときのセル の抵抗値をR、セルにOが書き込まれているときのセル の抵抗値を $R + \alpha$ 、セルアレイ当たりのワード線の数を m、セルアレイ当たりのビット線の数をnとすると、選 択セルの抵抗値Rs、グループNS1の抵抗値R4、グル ープNS2の抵抗値R5は、以下のようになる。

[0084]

(最小値) (平均値) (最大値) (最小値) (平均値) (最大値)

生容量があるため、瞬時にはこの等価回路のNode3 の電位V3にはならない。

【0086】従って、読み出しセルアレイ及び参照セル アレイ以外の全てのセルアレイの全てのビット線及びワ ード線の電位を予め電位V3にしておくことにより、読 み出しセルアレイのNode3の電位及び参照セルアレ イのNode3の電位を瞬時に電位V3にすることがで きる。この電位V3が上記の第3の電位である。

【0087】また、読み出しセルアレイ及び参照セルア レイ以外の全てのセルアレイの全てのビット線及びワー ド線の電位を予め電位V3にしておくことにより、余分 な電流で消費電流を無駄にしたり、余分な電流で誤書込 みが起こる確率も下げられた。

【0088】また、電位V3は書込み終端電位でもある ため、読み出しモードから書込みモードに移る時にも余 分な電流が流れることがなくなる。

【0089】図6のタイミングチャートに示す電位は、 セルアレイ当たりのワード線の数m=セルアレイ当たり のビット線の数nとした場合のものであり、電位V3= 1. 25 Vは、選択ワード線の電位 V1=1. 40 Vと 選択ビット線の電位1.10Vの平均の電位である。

【0090】書き込み時の動作を図9に示すタイミング 図を参照して説明する。

【0091】書き込み時には、書き込みセルアレイに係 るX方向終端活性化信号線TERMACTXmはHIG H、書き込みセルアレイに係るY方向終端活性化信号線 TERMACTYnはHIGH、書き込みワード線に係 るワード選択信号線XSWiはHIGH、書き込みビッ ト線に係るビット選択信号線YSWjはHIGH、書き 込みセルアレイに係るX方向セルアレイ選択信号線AR RSELXmはHIGH、書き込みセルアレイに係るY 10 方向セルアレイ選択信号線ARRSELYnはHIGH となるので、書き込みワード線は、第3の電位の電源及 び双方向書き込み電流源回路157と接続され、書き込 みビット線は、第3の電位の電源及び双方向書き込み電 流源回路1609と接続される。従って、書き込みワー ド線及び書き込みビット線の電位は第3の電位となり、 書き込みワード線には書き込むデータの値に応じた向き の電流が流れ、書き込みビット線には書き込むデータの 値に応じた電流の向きが流れる。

【0092】また、書き込み時には、非選択セルアレイ 20 に係るX方向終端活性化信号線TERMACTXmはH 1 GH、非選択セルアレイに係るY方向終端活性化信号線TERMACTYnはHIGH、非書き込みワード線に係るワード選択信号線XSWiはLOW、非書き込みビット線に係るビット選択信号線YSWjはLOW、非選択セルアレイに係るX方向セルアレイ選択信号線ARRSELXmはLOW、非選択セルアレイに係るY方向セルアレイ選択信号線ARRSELXmはLOWとなるので、全ての非選択セルアレイの全てのワード線及びビット線並びに書き込みセルアレイの非書き込みワード線及びビット線並びに書き込みセルアレイの非書き込みワード線及びビット線並びに書き込みセルアレイの非書き込みワード線 30 及び非書き込みビット線は第3の電位の電源と接続され、電圧源回路158及びセンスアンプ105からは切り離される。

【0093】書き込み時には、書き込みセルアレイのX終端回路及びY終端回路に大きな電流が流れるが、非選択セルアレイのX終端回路及びY終端回路が非選択セルアレイのワード線及びビット線と接続されているので、非選択セルアレイのワード線及びビット線の寄生容量が安定化容量として働き、大きな電源電位変動が生じることはない。逆に言うと、終端電源回路の安定化容量が不40要になったと言える。

【0094】また、一般に、書き込みビット線に流す電流の向きを書き込む値に応じて切り替える限り、書き込みワード線に流す電流の向きは任意である。本実施形態では、「1」を書き込む時に書き込みワード線に流す電流の向きを「0」を書き込む時に書き込みワード線に流す電流の向きの反対の向きとしている。図10にその原理を示した図を示す。図10(a)に示すように、

「1」を書き込むときには、書き込みビット線からY終端回路155に流入する電流は、Y終端回路155とX 50

20

終端回路153を接続する配線を通してX終端回路153に流入し、X終端回路153から書き込みワード線に流入するので、終端電圧源回路163に書き込み電流が流れない。同様に、図10(b)に示すように、「0」を書き込むときには、書き込みワード線からX終端回路153に流入する電流は、X終端回路153とY終端回路155を接続する配線を通してY終端回路155に流入し、Y終端回路155から書き込みビット線に流入するので、終端電圧源回路163に書き込み電流が流れない。従って、本実施形態によれば、終端電圧源回路の規模を小さく出来た。さらに、規模が小さくなったことで消費電流も削減できた。

【0095】次に、図1に示す減算回路114と積分回 路115の具体例を図11に示す。Varは読み出しセ ルアレイの読み出しワード線及び参照セルアレイの参照 ワード線に接続される読み出し電圧源回路158の電圧 である。トランジスタ191のゲート及びトランジスタ 192のゲートの電位 V g は、読み出しセルアレイの読 み出しビット線の電位及び参照セルアレイの参照ビット 線の電位を保ちながら、積分回路116との間で差電流 が流れるように、およそV2+Vth(しきい値)の電 位に設定されている。この回路では、読み出しセルアレ イを流れる電流と同じ程度のオフセット電流を流すダミ 一抵抗を準備し、トランジスタ193と194で構成さ れるカレントミラーを使って、読み出しセルアレイを流 れる電流からダミー抵抗を流れるオフセット電流を減算 している。減算の結果の差電流は、減算回路114と積 分回路116との間に流れる。Voutは、信号RST SWがHIGHとなることによりリセット電位Vrs t にリセットされており、減算回路114から積分回路1 16に電流が流れ込めば電位 Voutが上昇し、積分回 路116から減算回路114に電流が流れ込めば電位V outが降下する。

【0096】ダミー抵抗は、ヒューズで抵抗値を変えられる可変抵抗で作成してもよいが、実際のセルアレイの特性は大きくばらつくため、歩留りを安定させるためには回路規模が大きくなってしまう。そこで、本実施形態では、ダミー抵抗として参照セルアレイを使用する。

【0097】図12は、オフセット電流を生成するための専用のセルアレイの構成の第1の例を示す。この第1の例では、「1」が書き込まれたセルと「0」が書き込まれたセルが市松模様状に並べられる。また、「1」が書き込まれたセルの数と「0」が書き込まれたセルの数は、ワード線の数又はビット線の数の少なくとも一方が偶数であれば等しく、ワード線の数及びビット線の数が奇数であれば1だけ異なる。

【0098】図13は、オフセット電流を生成するための専用のセルアレイの構成の第2の例を示す。この第2の例では、「1」が書き込まれたセルと「0」が書き込まれたセルがストライプ状に並べられる。また、「1」

が書き込まれたセルの数と「0」が書き込まれたセルの数は、ラインペアが整数個であれば等しく、ラインペアが整数個でなければストライプの方向のセルの数だけ異なる

【0099】図12、13の例では、図8 (a) に示す 等価回路において、参照セルアレイについて、ほぼ、  $R_S = R$ 又は $R + \alpha$ 

 $R_1 = (R + \alpha / 2) / (n-1)$ 

 $R_2 = (R + \alpha / 2) / (m-1)$ 

R3=  $(R+\alpha/2)$  /  $(m\times n-m-n+1)$  とすることができる。

【0100】図14は、データの読み書きが行われるセルを含むセルアレイを拡張することにより、書き込みセルアレイ、読み出しセルアレイとなることがあると共に参照セルアレイともなるセルアレイの例を示す。図14において、枠201で囲まれる領域にあるセルに対してはデータの読み書きが行われる。枠201で囲まれる領域の他の領域にあるセルがダミーセルであり、ダミーセルに接続されるワード線がダミービット線であり、ダミーセルに接続されるビット線がダミービット線である。ダミーワード線に接続されているダミーセルであって

「1」が書き込まれているものの数とダミーワード線に接続されているダミーセルであって「0」が書き込まれているものの数は、ダミーワード線に接続されているダミーセルの数が偶数ならば等しく、ダミーワード線に接続されているダミーセルの数が奇数ならば1だけ異なる。同様に、ダミービット線に接続されているがミーセルであって「1」が書き込まれているものの数とダミービット線に接続されているダミーセルであって「0」が書き込まれているものの数は、ダミービット線に接続されているダミーセルの数が偶数ならば等しく、ダミービット線に接続されているダミーセルの数が奇数ならば1だけ異なる。図14の例では、図8(a)に示す等価回路において、参照セルアレイについて、ほぼ、

 $RS = R 又はR + \alpha$ 

 $R_1 = (R + \alpha / 2) / (n-1)$ 

 $R_2 = (R + \alpha / 2) / (m-1)$ 

とすることができる。一方、グループNS3のセルは、枠201で囲まれる領域にあるセルであるので、抵抗R $_3$ は、 $_R$ /( $_m$ × $_n$ - $_m$ - $_n$ +1) から ( $_R$ + $_\alpha$ )/

( $m \times n - m - n + 1$ )の範囲で変動する。しかし、抵抗 $R_3$ の値は、抵抗 $R_1$ 、 $R_2$ の値に比べて、充分小さく、これはセルアレイが大きくなるほど顕著となる。一方、図14の例では、オフセット電流を生成するための専用のセルアレイをMRAM内に設ける必要がない。従って、抵抗 $R_3$ の変動の許容度、MRAMの回路規模に応じて、図14の例を使用する場合もある。

【0101】また、図14の例の第1の変形例として、 図14のセルアレイからダミーワード線及びダミーワー ド線に接続されているダミーセルを削除した図15に示 50 22

すようなセルアレイがある。このようなセルアレイを使用してオフセット電流を得るためには、任意のワード線を第1の電位の電源に接続し、ダミービット線を減算回路に接続し、図15のセルアレイのワード線であって第1の電位の電源に接続されたワード線以外のものをフローティング状態とし、図15のセルアレイのピット線であってダミービット線以外のものをフローティング状態とする。この場合、グループNS1についての抵抗 $R_1$ は、R/(n-1)から  $(R+\alpha)/(n-1)$  の間で変動するが、グループNS2についての抵抗 $R_2$ は変動しない。

【0102】また、図140例の第20変形例として、図140セルアレイからダミービット線及びダミービット線に接続されているダミーセルを削除した図16に示すようなセルアレイがある。このようなセルアレイを使用してオフセット電流を得るためには、ダミーワード線を第10電位の電源に接続し、任意のビット線を減算回路に接続し、図16のセルアレイのワード線であってダミーワード線以外のワード線をフローティング状態とし、図16のセルアレイのピット線であって減算回路に接続されたビット線以外のものをフローティング状態とする。この場合、グループNS2についての抵抗R2は、R/(m-1)から (R $+\alpha$ )/(m-1)の間で変動するが、グループNS1についての抵抗R1は変動しない。

【0103】図12、13、14、15、16の例では、本来オフセット電流としたい抵抗RI、R2及びR3を直列に流れる電流に加え、参照セルアレイの参照ワード線と参照ビット線の間をそれらの交点にあるセル(抵抗Rsに相当)を介して流れる電流までオフセット電流に含ませることとなるが、これはオフセット電流が変化しただけのことであり、減算回路114と積分回路116の間を流れる電流を大幅に削減するという本来の目的は達せられる。従って、参照セルアレイの参照ワード線と参照ビット線の間をそれらの交点にあるセルをあえて除去する必要はない。この場合、信号電流よりもオフセット電流のほうが大きい場合も生ずるが、積分回路116、A/D変換器118、比較器119、読み出しレジスタ120が両方向の電流115に対応していれば問題はない。

【0104】図17は、読み出しセルアレイ151Bから信号電流及びオフセット電流よりなる電流を読み出し、参照セルアレイ151Cからオフセット電流を読み出す様子を示す。図17に示すように、参照セルアレイ151Bは読み出しセルアレイ151Cとは異なる。また、読み出しセルアレイ151Bと参照セルアレイ151Cとが、X方向、Y方向共に重ならないようにして、これらが同一のグローバルワードライン及びグローバルビットラインを使用しないようにする。

【0105】容易に図解できるように図3、17ではセ

20

ルアレイの端に X 終端回路及び X セレクタが配置されているが、本実施形態では、これらの回路は図18に示すようにセルアレイに重ねて配置されている。これは、図19の断面図から分かるようにトランジスタと個々のセル(TMR素子)は接続されていないためである。

#### [0106]

【発明の効果】以上説明したように、本発明によれば、 読み出し電流にのるセルアレイ外部からのノイズが小さ くなり、ダイオードを付けなくてもセンスが可能になっ た上、セレクタ回路の構成を簡単にできる。

【0107】また、本発明によれば、センスアンプのダイナミックレンジを信号成分のダイナミックレンジに割くことができるので、ランダムノイズによる誤検出の確率を低減することができる。例えば、選択セルを流れる電流と非選択セルを流れる電流の和は $51\mu$ A程度であり、非選択セルを流れる電流は $50\mu$ A程度であるので、オフセット電流を差し引くことにより、34dBの信号対ランダムノイズ比の改善の効果が生ずる。また、積分回路で積分する電流を減らすことができるので、積分回路の面積を削減することもできる。

【0108】更に、本発明によれば、センスアンプが複数のセルアレイで共有化されるため、センスアンプの数を減らしてチップサイズが小さくできる。また、選択セル以外のセルを流れる電流を減少できるので消費電力を低減できる。更に、セルアレイの数に冗長度を与えれば、MRAMの歩留まりを向上できる。更に、配線抵抗を削減できるので電流のばらつきを低減できる。

【0109】更に、本発明によれば、オフセット電流を第1のセルアレイと同一のプロセスで製造される第2のセルアレイで生成するので、プロセス間の誤差による第301の非選択セルを流れる電流のばらつきに応じてこれをキャンセルするためのオフセット電流の値を変化させることが可能となる。

【0110】第2のセルアレイを有効データが書き込まれているセルを有するセルアレイとすると、第2のセルアレイで生成するオフセット電流がデータの値によって変動してしまう。これに対し、本発明によれば、セルに書き込まれているデータの値が変動しない専用のセルアレイでオフセット電流を生成するので、オフセット電流が変動せず、オフセット電流を差し引いた後の信号電流40の精度が高くなる。

【0111】更に、本発明によれば、オフセット電流の値が非選択セルを流れる平均的な電流となるので、オフセット電流を差し引いた後の信号電流の中心値の精度が高くなる。

【0112】更に、本発明によれば、専用のセルアレイをMRAMを有する必要が無くなるので、MRAMの回路規模を削減することができる。

【0113】第2のセルアレイで生成するオフセット電流として第2のセルアレイの任意のワード線と任意のビ 50

24

ット線を選択したときにそのビット線を流れる電流を利用すると、第2のセルアレイに書き込まれているデータの値によってオフセット電流の値が変動してしまう。これに対し、本発明によれば、第2のセルアレイで生成するオフセット電流としてダミーワード線及びダミービット線が選択されたときにダミービット線を流れる電流を使用するので、第2のセルアレイに書き込まれているデータの値によるオフセット電流の値の変動を大幅に低減することができる。

【0114】更に、本発明によれば、オフセット電流の値が非選択セルを流れる平均的な電流となるので、オフセット電流を差し引いた後の信号電流の中心値の精度が高くなる。

【0115】第2のセルアレイで生成するオフセット電流として第2のセルアレイの任意のワード線と任意のビット線を選択したときにそのビット線を流れる電流を利用すると、第2のセルアレイに書き込まれているデータの値によってオフセット電流の値が変動してしまう。これに対し、本発明によれば、第2のセルアレイで生成するオフセット電流としてダミーワード線及び第2のセルアレイの任意のビット線が選択されたときにそのビット線を流れる電流を使用するので、第2のセルアレイに書き込まれているデータの値によるオフセット電流の値の変動を大幅に低減することができる。

【0116】本発明によれば、オフセット電流の値が非選択セルを流れる平均的な電流となるので、オフセット電流を差し引いた後の信号電流の中心値の精度が高くなる。

【0117】第2のセルアレイで生成するオフセット電流として第2のセルアレイの任意のワード線と任意のビット線を選択したときにそのビット線を流れる電流を利用すると、第2のセルアレイに書き込まれているデータの値によってオフセット電流の値が変動してしまう。これに対し、本発明によれば、第2のセルアレイで生成するオフセット電流として第2のセルアレイの任意のワード線及びダミービット線が選択されたときにダミービット線を流れる電流を使用するので、第2のセルアレイに書き込まれているデータの値によるオフセット電流の値の変動を大幅に低減することができる。

【0118】更に、本発明によれば、オフセット電流の値が非選択セルを流れる平均的な電流となるので、オフセット電流を差し引いた後の信号電流の中心値の精度が高くなる。

【0119】更に、本発明によれば、ランダムノイズを 平均化できるので、S/N比が上がり、微小な信号をセ ンスすることが可能となる。

【0120】更に、本発明によれば、自己レファレンス 読み出し方法が行われるので、読み出しエラーの発生の 確率を大幅に低減することができる。

【0121】更に、本発明によれば、ワード線及びビッ

ト線が、中間電位になるようにプリチャージされているので、センスアンプ回路のセンス開始時間を早めることができる。また、余分な電流により、消費電流を無駄にしたり、誤書込みが起こる確率も下げられる。

【0122】更に、本発明によれば、ワード線及びビット線が、書込み時にも中間電位になるようにプリチャージされているので、書き込み動作から読み出し動作に移るときに余分な電流を消費する必要がなくなる上に、終端電源の安定化容量が不要になった。

【0123】更に、本発明によれば、1を書き込むとき 10 に書き込みの対象となるトンネル磁気抵抗素子に接続されるワード線を流れる電流の向きが、0を書き込むときに書き込みの対象となるトンネル磁気抵抗素子に接続される前記ワード線を流れる電流の向きの反対の向きであり、1を書き込むときに書き込みの対象となるトンネル磁気抵抗素子に接続されるビット線を流れる電流の向きが、0を書き込むときに前記書き込みの対象となるトンネル磁気抵抗素子に接続されるビット線を流れる電流の向きの反対の向きであるので、1又は0を書き込むときに選択ワード線から流出した電流は選択ビット線に流入し、0又は1を書き込むときに選択ビット線から流出した電流は選択ワード線に流入し、電源を流れる電流を大幅に削減できる。従って、電源の負担が軽減される。

【0124】更に、本発明によれば、ワード線又はビット線のセレクタ及び終端回路を前記トンネル磁気抵抗素子と重ねて配置したので、MRAMの面積を削減することができる。

【0125】更に、本発明によれば、センスアンプを複数のセルアレイで共有するので、センスアンプの数を削減することができる。

【0126】更に、本発明によれば、第1の電位の電圧源とセンスアンプが相互に隣接して配置されるので、検出電流に乗る電源ノイズを削減することができ、検出精度を上げることができる。

【図面の簡単な説明】

【図1】本発明の実施形態によるMRAMの要部を示す概念図である。

【図2】自己リファレンス読み出し方式のアルゴリズム を示すフローチャートである。

【図3】本発明の実施形態によるMRAMの全体を示す 40 概念図である。

【図4】本発明の実施形態によるMRAMのビット線及びその周辺部の回路図を示す。

【図5】本発明の実施形態によるMRAMのワード線及びその周辺部の回路図を示す。

【図6】本発明の実施形態によるMRAMの読み出し時の動作を示すタイミング図である。

【図7】従来例2のセレクタ回路を示す回路図である。

【図8】本発明の実施形態による、選択ワード線と選択 ビット線に端子が接続された2端子回路とみなしたとき 50 26

のセルアレイの等価回路電流に注目した場合のセルアレイの等価回路である。

【図9】本発明の実施形態によるMRAMの書き込み時の動作を示すタイミング図である。

【図10】本発明の実施形態によるMRAMの書込み時のワード線電流及びビット線電流が流れる向きを示した図である。

【図11】本発明の実施形態によるセンスアンプ中の減 算回路及び積分回路の構成例を示す回路図である。

【図12】本発明の実施形態によるオフセット電流を生成するための専用のセルアレイの構成の第1の例を示す回路図である。

【図13】本発明の実施形態によるオフセット電流を生成するための専用のセルアレイの構成の第2の例を示す回路図である。

【図14】本発明の実施形態によるオフセット電流を生成するための機能も備えた有効データ領域を有するセルアレイの第1の構成例を示す回路図である。

【図15】本発明の実施形態によるオフセット電流を生成するための機能も備えた有効データ領域を有するセルアレイの第2の構成例を示す回路図である。

【図16】本発明の実施形態によるオフセット電流を生成するための機能も備えた有効データ領域を有するセルアレイの第3の構成例を示す回路図である。

【図17】本発明の実施形態によるMRAMにおいて、 読み出しセルアレイから信号電流及びオフセット電流よ りなる電流を読み出し、参照セルアレイからオフセット 電流を読み出す様子を示す図である。

【図18】本発明の実施形態によるMRAMの物理的構成を示す平面図である。

【図19】本発明の実施形態によるMRAMの物理的構成を示す断面図である。

【図20】TMR素子の原理を説明するための断面図である。

【図21】TMR素子を利用したMRAMの動作原理を 説明するための図である。

【図22】TMR素子のアステロイド特性及びTMR素子にかかる磁場ベクトルを示す図である。

【図23】従来例1によるMRAMの構成を示す概念図である。

【図24】従来例2によるMRAMの構成を示す概念図である。

【符号の説明】

101 選択セル

102 選択ワード線

103 選択ビット線

104 電源

105 センスアンプ

106 非選択ワード線

107 非選択ビット線

27

- 108 セルアレイ
- 109 非選択セル
- 選択セルを流れる電流 1 1 0
- 1 1 1 非選択セルを流れる電流
- 1 1 2 センスアンプに流入する電流

2

107

- -113 オフセット電流
- 114 減算回路

非選択 Hiz-

避択 1.4V

非强択 HIZ-

非選択 HiZ-

オフセット電波

TERMACTXM, TERMACTYM

XSWI,YSWI

ARRSELXM, ARRSELYM

読み出し GML

読み出し WL

銃み出し BL

109

(114

出血血性

\*115 減算後の電流

- 1 1 6 積分回路
- 積分後の信号 1 1 7
- A/D変換器 1 1 8
- 119 比較器
- 120 読み出し値レジスタ

【図1】

107

Hiz

115 (116

積分回路

120

【図6】

読み出し

非議み出し

非既み出し

既み出し

数み出し

非鉄み出し

109

,119

~ 1.40 V ~ 1.25 V (第3の動位)


比較性


≆

基準値レジスタ

1 2 1

【図2】





171 ARRSELXm-4


> ARRSELXm: X方向セルアレイ選択信号機 TERNACTXa: X方向終端活性化信号線 Vtern-X:終端電圧線

YSWj:ビット難択信号線 GBLn:グローバルビット線

ILi:ワード線 BLJ:ビット森


読み出し GBL ----- 1.05V 非選択 BL


【図3】




【図9】

【図11】





【図5.】




ARRSELYa: Y方向セルアレイ選択信号線 TERMACTYn: Y方向終端活性化信号線


Vtera-Y: 終端電圧線 XSWI: ワード選択信号線 GNLn: グローバルワード線

fiLi:ワード線 BLj:ピット線

【図8】




【図7】



XSW:ワード選択信号線 XSWB:ワード非選択信号線 YSW:ピット選択信号線 YSWB:ピット選択信号線


VL:ワード線 BL:ピット線

【図10】



【図12】 《図13】 非選択 HiZ-101 Z 11,72 1017 rı Z 非逊択 HIZ-非强択 HiZ-10,7 roj Z 非選択 HIZ. 11,2 1017 ro,Z 非選択 HIZ-1014 m Z 1014 非選択 Hiz 7,00 非選択 HiZroj Z 11,7 1017 1117 センスアンプ センスアンプ 【図15】 【図14】 学類友 112 非選択 HIZ-Fo.7 非選択 HiZ 非選択 HiZ 非選択 HIZ-非强択 HiZ-LOJ ΓΟĴ 非選択 HIZ-非選択 Hiz-センスアンプ 【図20】 センスアンプ [1] Γοι フリー<u>磁性体層</u> 901 电流少 トンネル絶縁頭 902


【図16】




【図18】

	Y終韓国路	Y終端回路	Y終單回路	Y軽端回路
	様幅回路 Iセレクタ	Xセレクタ X株権回路	X機構図路 Xセレクタ	Xセンクタ X表稿回路
セルアレイベ	Yセレクタ	YELOS	Yセレクタ	「セレクタ
	Yセレクタ	Yセレクタ	Yセレクタ	『セレクタ
	I技術回路 Xセレクタ	1セレクタ (株権回路	X株舗回路 Xセレクタ	Xセレクタ Xを傾回路
	Y終韓回路	Y转端回路	Y接端回路	7袋액回路
	Y終端回路	Y終端回路	Y終韓回路	A転換回設
	X林権回路 Xセレクタ	Xカフクタ X穀積回路	A体格回路 Xセレクタ	Xセンクタ Xを韓回路
	Yセレクタ	Yセレクタ	Yセレクタ	Yセレクタ
	Yセンクタ	Yセレクタ	Yセレクタ	Yセレクタ
	ARM回路 Xセレクタ	Tセレクタ X終婚回路	X数化回路 Xカンクタ	Xセレクタ X核婚回路
	Y終端回路	Y較端回路	Y終端回路	Y終導回路


【図19】




【図17】





【図21】




【図22】








【図24】



【図23】



ヲロントページの続き

(72) 発明者 本田 雄士

東京都港区芝五丁目7番1号 日本電気株 式会社内 F ターム (参考) 5F083 FZ10 GA09 JA60 KA03 KA06 LA02 LA03 LA28